DE0219 Ciparu elektronisko sistēmu projektēšanas pamati izmantojot HDL

Kods DE0219
Nosaukums Ciparu elektronisko sistēmu projektēšanas pamati izmantojot HDL
Statuss Obligātais/Ierobežotās izvēles
Līmenis un tips Pamatstudiju, Profesionālais
Tematiskā joma Elektronika un telekomunikācijas
Struktūrvienība Datorzinātnes, informācijas tehnoloģijas un enerģētikas fakultāte
Mācībspēks Dmitrijs Pikuļins, Rihards Novickis
Kredītpunkti 5.0
Daļas 1
Anotācija Ciparu elektronisko sistēmu izstrāde ir komplicēts process un sevī ietver daudzas dažādas prasmes un projektēšanas pieejas. Kursa ietvaros tiek apgūta ciparu elektronisko sistēmu projektēšana starpreģistru pārvades līmenī. Tiek apgūtas tēmas par ciparu shēmu projektēšanu, aprakstu VHDL valodā, sintēzes procesiem, kā arī nozares aktualitātēm..
Studiju kursa saturs
Saturs Pilna un nepilna laika klātienes studijas Nepilna laika neklātienes studijas
Kontaktstundas Patstāvīgais darbs Kontaktstundas Patstāvīgais darbs
Ievads ciparu shēmu projektēšanā un integrālo shēmu tehnoloģijās. 3 4 0 0
Aparatūru aprakstošo valodu (Hardware Description Language – HDL) apskats, to koncepcija un izstrādes plūsma. 3 4 0 0
Ievads VHDL valodā. Koda atslēgvārdi un struktūras. VHDL standarta bibliotēkas. Datu tipi un operatori. Koda strukturizēšana. 3 3 0 0
Ciparu loģikas pamatelementi, to apraksts VHDL valodā. Būla algebras pamatelementi. Multipleksori un demultipleksori. Trigeri. Reģistri. Pussumators. Summators. Reizinātājs. Patiesības tabulas. u.c. 8 12 0 0
Secīga ciparu loģika un ar to saistītās VHDL valodas konstrukcijas un pamatnostādnes. Divu segmentu koda rakstīšanas pieeja. 3 4 0 0
VHDL koda sintēze un ierobežojumi. Operatoru realizācija. Datu tipu realizācija. Signālu izplatīšanās apsvērumi. 3 4 0 0
Kombinatoriskās loģikas projektēšana. Operatoru sadale. Funkcionalitātes sadale. Shēmu izklājums. Programmējams prioritātes dekodētājs. Greja koda inkrements. Heminga distances aprēķināšanas shēma. 6 9 0 0
Secīgu shēmu projektēšana. Secīgas shēmas modelis. Bīdes reģistrs. Binārais skaitītājs. Dekādes skaitītājs. Greja skaitītājs. Cirkulārais skaitītājs. PWM modulators. Reģistru fails. 6 4 0 0
Padziļināta shēmas izklājuma un signālu izplatīšanās laika ierobežojumu izpēte. 3 3 0 0
Simulācijas vides. Funkcionālā simulēšana. Simulācijas programmas gatavošana. VHDL mainīgie. 6 4 0 0
Konveijera princips. 6 4 0 0
Galīgais stāvokļu automāts. 6 4 0 0
Laika signālu sinhronizācija. Atiestatīšanas signālu realizācija. 4 2 0 0
Ciparu loģikā sastopamo funkcionālo bloku apskats. Pirmais-Iekšā-Pirmais-Ārā (FIFO) buferis, meklējumtabula (LUT), atmiņas tiešpiekļuves kontrolieri, starpsavienojumu loģika, u.c. 4 2 0 0
Augsta līmeņa abstrakcijas pieejas ciparu shēmu projektēšanai 4 2 0 0
Kopā: 68 65 0 0
Mērķis un uzdevumi, izteikti
kompetencēs un prasmēs 		Kursa mērķis ir sniegt pamatprasmes ciparu elektronisko sistēmu projektēšanā un VHDL valodā, tādējādi dodot iespēju: - apgūt ciparu elektronikas pamatprincipus, - apgūt ciparu komunikācijas protokolu pamatus, - iegūt prasmes vienkāršu ciparu interfeisu kontrolieru izstrādei, - izprast ciparu sistēmu, tai skaitā procesoru, darbību, - dot iespēju apgūt un saprast komplicētas vienčipa sistēmas, - veicināt intuīciju mūsdienu elektronikas sistēmu veidošanā, - paplašināt redzesloku par mūsdienu elektronikas tendencēm.
Sasniedzamie studiju
rezultāti un to vērtēšana 		Pārzina ciparu elektronikas pamatelementus, to īpašības un pielietojumus. - Kontroldarbs, eksāmens.
Pārzina VHDL valodas pamatnostādnes un spēj to pielietot digitālu shēmu aprakstam. - Kontroldarbs, eksāmens.
Spēj patstāvīgi projektēt un aprakstīt vienkāršas ciparu shēmas, izmantojot to funkcionālo un/vai laika aprakstu. - Kontroldarbs, eksāmens.
Izprot ciparu shēmu sintēzes procesu un tehnoloģijas. - Kontroldarbs, eksāmens.
Pārzina izplatītākās ciparu elektronikas konstrukcijas un funkcionālos blokus. - Kontroldarbs, eksāmens.
Spēj pielietot konveijerizācijas un galīgā stāvokļu automāta principus ciparu shēmu projektēšanā. - Kontroldarbs, eksāmens.
Studiju rezultātu vērtēšanas kritēriji
Kontroldarbi - 50%
Eksāmens - 50%
 
Priekšzināšanas Būla algebra, Analogās elektronikas pamatslēgumi.
Studiju kursa plānojums
Daļa KP Stundas Pārbaudījumi
Lekcijas Prakt. d. Lab. Ieskaite Eksāmens Darbs
1 5.0 68.0 0.0 0.0 *
Pieteikties uz šo kursu
[Kursa apraksts PDF formātā]