DE0104 Integrālo shēmu izstrāde, 1.daļa

Kods DE0104
Nosaukums Integrālo shēmu izstrāde, 1.daļa
Statuss Obligātais/Ierobežotās izvēles
Līmenis un tips Augstākā līmeņa, Akadēmiskais
Tematiskā joma Elektronika un telekomunikācijas
Struktūrvienība Datorzinātnes, informācijas tehnoloģijas un enerģētikas fakultāte
Mācībspēks Māris Tērauds, Mihails Pudžs
Kredītpunkti 4.0
Daļas 1
Anotācija Studiju kurss iepazīstina studentus ar integrālo shēmu izstrādes pamatetapiem: teorētiski – lekciju laikā, praktiski – laboratorijas darbu laikā. Lekcijās tiek apskatīti elektronikas pamatelementu un vienkāršo shēmu uzbūve, slāņu dizaini, parazītiskie efekti. Laboratorijas darbu laikā, ar CADENCE programmatūras palīdzību tiek izstrādāts un testēts integrālās mikroshēmas prototips: no tranzistoriem mikroshēmas iekšpusē līdz izvadiem mikroshēmas ārpusē. CADENCE ir profesionālais instruments priekš integrālo shēmu (čipu) pilnvērtīgas izstrādes automatizācijas un testēšanas dažādos līmeņos..
Studiju kursa saturs
Saturs Pilna un nepilna laika klātienes studijas Nepilna laika neklātienes studijas
Kontaktstundas Patstāvīgais darbs Kontaktstundas Patstāvīgais darbs
1. CMOS integrālās shēmas izgatavošanas process, to veidojošie slāņi. 2 3 0 0
2. Rezistoru, kondensatoru slāņu dizains, parazītiskie efekti . 2 3 0 0
3. Tranzistoru slāņu dizains, parazītiskie efekti. 2 3 0 0
4. Integrālo shēmu veidi, projektēšanas metodes. 2 3 0 0
5. Tranzistoru darbības princips. 2 3 0 0
6. Multipleksoru, trigeru slāņu dizains. 2 3 0 0
7. Aiztures. 2 3 0 0
8. Jauda. 2 3 0 0
9. Slāņu dizaina mērogošana. 2 3 0 0
10. Loģiskās kļūdas un shēmas uzticamība. 2 3 0 0
11. Testēšana. 2 3 0 0
12. Vadu izveidošana integrālajās shēmas. 2 3 0 0
13. Summatoru slāņu dizains. 2 3 0 0
14. Atmiņa. 2 3 0 0
1.lab.d. Sprieguma dalītāja slāņu dizains un simulācija. 4 6 0 0
2.lab.d. Tranzistoru slāņu dizains un simulācija. 4 6 0 0
3.lab.d. Invertora izveide, slāņu dizains un simulācija. 2 3 0 0
4.lab.d. Nē-shēmas izveide, slāņu dizains un simulācija. 2 3 0 0
5.lab.d. Gredzena oscilatora shēmas izveide, slāņu dizains un simulācija. 2 3 0 0
6.lab.d. Izveidoto shēmu slāņu dizainu izmantošana integrālās shēmas veidošanai. Izvadu pievienošana. 4 6 0 0
7.lab.d. Automatizētā integrālās shēmas projektēšana. 2 3 0 0
Kopā: 48 72 0 0
Mērķis un uzdevumi, izteikti
kompetencēs un prasmēs 		Mērķis ir iemācīt teorētiski un praktiski projektēt vienkāršākās integrālās shēmas, izmantojot CADENCE vai līdzīgu programmatūru. Studiju kursa uzdevumi: 1. Veicināt prasmi patstāvīgi un regulāri strādāt ar literatūru. 2. Veicināt teorētiskā materiāla izpratni. 3. Attīstīt patstāvīgas izpētes darba iemaņas. 4. Panākt, ka tiek iegūtas prasmes patstāvīgi risināt reālus inženieraprēķinu uzdevumus CADENCE vai līdzīgā vidē un spēja patstāvīgi pilnveidot šīs prasmes.
Sasniedzamie studiju
rezultāti un to vērtēšana 		Spēj izmantot CADENCE VIRTUOSO Shematic editor vienkāršo uz sarežģīto shēmu sastādīšanai. - Laboratorijas darbs un tā aizstāvēšana.
Spēj izmantot CADENCE VIRTUOSO Layout editor vienkāršo un sarežģīto integrālo shēmu slāņu dizaina veidošanai. - Laboratorijas darbi.
Spēj izmantot CADENCE Design Rule checker slāņu dizaina kļūdu meklēšanai. - Laboratorijas darbs un tā aizstāvēšana.
Spēj izmantot CADENCE VIRTUOSO AMS simulātoru integrālo shēmu slāņu dizaina simulācijai. - Laboratorijas darbi.
Spēj pielietot CADENCE paketi integrālo shēmu izstrādei. - Laboratorijas darbi. Noslēguma pārbaudes darbs.
Studiju rezultātu vērtēšanas kritēriji
Izpildīti visi laboratorijas darbi, noformētas atskaites, laboratorijas darbu aizstāvēšana - 50%
Uzrakstīts noslēguma pārbaudes darbs (laboratorijas darbu esamība ir obligāts nosacījums) - 50%
 
Priekšzināšanas Pamatzināšanas elektronikā, bakalaura grāds.
Studiju kursa plānojums
Daļa KP Stundas Pārbaudījumi
Lekcijas Prakt. d. Lab. Ieskaite Eksāmens Darbs
1 4.0 24.0 0.0 24.0 *
Pieteikties uz šo kursu
[Kursa apraksts PDF formātā]